很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機就采用了8根并行數(shù)據(jù)線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時具有16根并行數(shù)據(jù)線和16根地址線；

現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時序比較簡單，電路實現(xiàn)起來比較容易；但是缺點也是非常明顯的，比如并行總線的信號線數(shù)量非常多，會占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實現(xiàn)小型化，特別是如果要用電纜進行遠距離傳輸時，由于信號線的數(shù)量非常多，使得電纜變得非常昂貴和笨重。 數(shù)字信號的預(yù)加重（Pre-emphasis）;廣東數(shù)字信號測試眼圖測試

由于真正的預(yù)加重電路在實現(xiàn)時需要有相應(yīng)的放大電路來增加跳變比特的幅度，電路  比較復(fù)雜而且增加系統(tǒng)功耗，所以在實際應(yīng)用時更多采用去加重的方式。去加重技術(shù)不是  增大跳變比特的幅度，而是減小非跳變比特的幅度，從而得到和預(yù)加重類似的信號波形。 圖 1.29是對一個10Gbps的信號進行-3.5dB的去加重后對頻譜的影響?？梢钥吹?，去加  重主要是通過壓縮信號的直流和低頻分量(長0 或者長 1  的比特流),從而改善其在傳輸過  程中可 能造成的對短0或者短1 比特的影響。廣東數(shù)字信號測試眼圖測試傳統(tǒng)的數(shù)字信號帶寬計算；

克勞德高速數(shù)字信號測試實驗室

  數(shù)字信號測試方法：

需要特別注意，當(dāng)數(shù)字信號的電壓介于判決閾值的上限和下限之間時，其邏輯狀態(tài)是不 確定的狀態(tài)。所謂的“不確定”是指如果數(shù)字信號的電壓介于判決閾值的上限和下限之間， 接收端的判決電路有可能把這個狀態(tài)判決為邏輯0,也有可能判決為邏輯1。這種不確定是  我們不期望的，因此很多數(shù)字電路會盡量避免用這種不確定狀態(tài)進行信號傳輸，比如會用一  個同步時鐘只在信號電平穩(wěn)定以后再進行采樣。

我們經(jīng)常使用到的總線根據(jù)數(shù)據(jù)傳輸方式的不同，可以分為并行總線和串行總線。

并行總線是數(shù)字電路中早也是普遍采用的總線結(jié)構(gòu)。在這種總線上，數(shù)據(jù)線、地址線、控制線等都是并行傳輸，比如要傳輸8位的數(shù)據(jù)寬度，就需要8根數(shù)據(jù)信號線同時傳輸；如果要傳輸32位的數(shù)據(jù)寬度，就需要32根數(shù)據(jù)信號線同時傳輸。除了數(shù)據(jù)線以外，如果要尋址比較大的地址空間，還需要很多根地址線的組合來不同的地址空間。圖1.7是一個典型的微處理器的并行總線的工作時序，其中包含了1根時鐘線、16根數(shù)據(jù)線、16根地址線以及一些讀寫控制信號。 什么是模擬信號和數(shù)字信號是什么。

采用這種時鐘恢復(fù)方式后，由于CDR能跟蹤數(shù)據(jù)中的 一 部分低頻抖動，所以數(shù)據(jù)傳輸 中增加的低頻抖動對于接收端采樣影響不大，因此更適于長距離傳輸。(不過由于受到環(huán)路 濾波器帶寬的限制，數(shù)據(jù)線上的高頻抖動仍然會對接收端采樣產(chǎn)生比較大的影響。)

采用嵌入式時鐘的缺點在于電路的復(fù)雜度增加，而且由于數(shù)據(jù)編碼需要一些額外開銷，降低了總線效率。

隨著技術(shù)的發(fā)展，一些對總線效率要求更高的應(yīng)用中開始采用另一種時鐘分配方式，即前向時鐘(ForwardClocking)。前向時鐘的實現(xiàn)得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成，而且不會增加抖動。

一個前向時鐘的典型應(yīng)用，總線仍然有單獨的時鐘傳輸通路，而與傳統(tǒng)并行總線所不同的是接收端每條信號路徑上都有一個DLL電路。電路開始工作時可以有一個訓(xùn)練的過程，接收端的DLL在訓(xùn)練過程中可以根據(jù)每條鏈路的時延情況調(diào)整時延，從而保證每條數(shù)據(jù)線都有充足的建立/保持時間。 對于一個數(shù)字信號，要進行可靠的0、1信號傳輸，就必須滿足一定的電平、幅度、時序等標(biāo)準(zhǔn)的要求。廣東數(shù)字信號測試眼圖測試

數(shù)字信號是一種信號與自變量和因變量的分散。變量通常用整數(shù)表示的，而因變量的數(shù)量有限的數(shù)字表示。廣東數(shù)字信號測試眼圖測試

對于典型的3.3V的低電壓TTL(LVTTL)信號來說，判決閾值的下限是0.8V,判決閾 值的上限是2.0V。正是由于判決閾值的存在，使得數(shù)字信號相對于模擬信號來說有更高的 可靠性和抗噪聲的能力。比如對于3.3V的LVTTL信號來說，當(dāng)信號輸出電壓為0V時， 只要噪聲或者干擾的幅度不超過0.8V,就不會把邏輯狀態(tài)由0誤判為1;同樣，當(dāng)信號輸出  電壓為3.3V時，只要噪聲或者干擾的幅度不會使信號電壓低于2.0V,就不會把邏輯狀態(tài)  由1誤判為0。

從上面的例子可以看到，數(shù)字信號抗噪聲和干擾的能力是比較強的。但也需要注意，這 個“強”是相對的，如果噪聲或干擾的影響使得信號的電壓超出了其正常邏輯的判決區(qū)間，數(shù)字信號也仍然有可能產(chǎn)生錯誤的數(shù)據(jù)傳輸。在許多場合，我們對數(shù)字信號質(zhì)量進行分析和 測試的基本目的就是要保證其信號電平在進行采樣時滿足基本的邏輯判決條件。 廣東數(shù)字信號測試眼圖測試