理想的跳變位置。抖動(dòng)是個(gè)相對的時(shí)間量，怎么確定信號的理想的跳變位置對于 抖動(dòng)的測量結(jié)果有很關(guān)鍵的影響。對于時(shí)鐘信號的測量，我們通常關(guān)心的是時(shí)鐘信號是否 精確地等間隔，因此這個(gè)理想位置通常是從被測信號中提取的一個(gè)等周期分布時(shí)鐘的跳變 沿；而對于數(shù)據(jù)信號的測量，我們關(guān)心的是這個(gè)信號相對于其時(shí)鐘的位置跳變，因此這個(gè)理 想跳變位置就是其時(shí)鐘有效沿的跳變位置。對于很多采用嵌入式時(shí)鐘的高速數(shù)字電路來 說，由于沒有專門的時(shí)鐘傳輸通道，情況要更復(fù)雜一些，這時(shí)的理想跳變位置通常是指用一 個(gè)特定的時(shí)鐘恢復(fù)電路(可能是硬件的也可能是軟件的)從數(shù)據(jù)中恢復(fù)出的時(shí)鐘的有效跳 變沿。數(shù)字信號處理系統(tǒng)架構(gòu)分析；天津數(shù)字信號測試產(chǎn)品介紹

為了提高串行數(shù)據(jù)傳輸?shù)目煽啃?，現(xiàn)在很多更高速率的數(shù)字接口采用對數(shù)據(jù)進(jìn)行編碼后再做并/串轉(zhuǎn)換的方式。編碼的方式有很多，如8b/9b編碼、8b/10b編碼、64b/66b編碼、128b/130b編碼等，下面以當(dāng)下流行的ANSI8b/10b編碼為例進(jìn)行介紹。

在ANSI8b/10b編碼方式中，8bit的數(shù)據(jù)先通過相應(yīng)的編碼規(guī)則轉(zhuǎn)換成10bit的數(shù)據(jù)，再進(jìn)行并/串轉(zhuǎn)換；接收端收到信號后先把串行數(shù)據(jù)進(jìn)行串/并轉(zhuǎn)換得到10bit的數(shù)據(jù)，再通過10bit到8bit的解碼得到原始傳輸?shù)?bit數(shù)據(jù)。因此，如果發(fā)送端并行側(cè)的數(shù)據(jù)速率是8bit×100Mbps,通過8b/10b編碼和并/串轉(zhuǎn)換后的串行側(cè)的數(shù)據(jù)速率就是1bit×1Gbps。8b/10b編碼方法早由IBM發(fā)明，后來成為ANSI標(biāo)準(zhǔn)的一部分(ANSIX3.230-1994,clause11),并在通信和計(jì)算機(jī)總線上廣泛應(yīng)用。表1.1是ANSI8b/10b編碼表的一部分，以數(shù)據(jù)0x00為例， 天津數(shù)字信號測試產(chǎn)品介紹傳統(tǒng)的數(shù)字信號帶寬計(jì)算；

對于真實(shí)的數(shù)據(jù)信號來說，其頻譜會(huì)更加復(fù)雜一些。比如偽隨機(jī)序列(PRBS)碼流的頻譜的包絡(luò)類似一個(gè)sinc函數(shù)。圖1.4是用同一個(gè)發(fā)送芯片分別產(chǎn)生的800Mbps和2.5Gbps的PRBS信號的頻譜，可以看到雖然輸出數(shù)據(jù)速率不一樣，但是信號的主要頻譜能量集中在4GHz以內(nèi)，也并不見得2.5Gbps信號的高頻能量就比800Mbps的高很多。

頻譜儀是對信號能量的頻率分布進(jìn)行分析的準(zhǔn)確的工具，數(shù)字工程師可以借助頻譜分析儀對被測數(shù)字信號的頻譜分布進(jìn)行分析。當(dāng)沒有頻譜儀可用時(shí)，我們通常根據(jù)數(shù)字信號的上升時(shí)間估算被測信號的頻譜能量：

信號的比較高頻率成分=0.5/信號上升時(shí)間(10%～90%)

或者當(dāng)使用20%～80%的上升時(shí)間標(biāo)準(zhǔn)時(shí)，計(jì)算公式如下：

信號的比較高頻率成分=0.4/信號上升時(shí)間(20%～80%)

這種方法由于不需要單獨(dú)的時(shí)鐘走線，各對差分線可以采用各自的CDR電路，所以對各對線的等長要求不太嚴(yán)格(即使要求嚴(yán)格也很容易實(shí)現(xiàn)，因?yàn)樽呔€數(shù)量減少，而且信號都是點(diǎn)對點(diǎn)傳輸)。為了把時(shí)鐘信息嵌在數(shù)據(jù)流里，需要對數(shù)據(jù)進(jìn)行編碼，比較常用的編碼方式有ANSI的8b/10b編碼、64b/66b編碼、曼徹斯特編碼、特殊的數(shù)據(jù)編碼以及對數(shù)據(jù)進(jìn)行加擾等。

嵌入式時(shí)鐘結(jié)構(gòu)的關(guān)鍵在于CDR電路，CDR的工作原理如圖1.17所示。CDR通常用一個(gè)PLL電路實(shí)現(xiàn)，可以從數(shù)據(jù)中提取時(shí)鐘。PLL電路通過鑒相器(PhaseDetector)比較輸入信號和本地VCO(壓控振蕩器)間的相差，并把相差信息通過環(huán)路濾波器(Filter)濾波后轉(zhuǎn)換成低頻的對VCO的控制電壓信號，通過不斷的比較和調(diào)整終實(shí)現(xiàn)本地VCO對輸入信號的時(shí)鐘鎖定。 數(shù)字信號的時(shí)鐘分配（Clock Distribution）;

數(shù)字信號的帶寬(Bandwidth)

在進(jìn)行數(shù)字信號的分析和測試時(shí)，了解我們要分析的數(shù)字信號的帶寬是很重要的一點(diǎn)，它決定了我們進(jìn)行電路設(shè)計(jì)時(shí)對PCB走線和傳輸介質(zhì)傳輸帶寬的要求，也決定了測試對儀表的要求。

數(shù)字信號的帶寬可以大概理解為數(shù)字信號的能量在頻域的一個(gè)分布范圍，由于數(shù)字信號不是正弦波，有很多高次諧波成分，所以其在頻域的能量分布是一個(gè)比較復(fù)雜的問題。

傳統(tǒng)上做數(shù)字電路設(shè)計(jì)的工程師習(xí)慣根據(jù)信號的5次諧波來估算帶寬，比如如果信號的數(shù)據(jù)速率是100Mbps,其快的0101的跳變波形相當(dāng)于50MHz的方波時(shí)鐘，這個(gè)方波時(shí)鐘的5次諧波成分是250MHz,因此信號的帶寬大概就在250MHz以內(nèi)。這種方法看起來很合理，因?yàn)?次諧波對于重建信號的基本波形形狀是非常重要的，但這種方法對于需要進(jìn)行精確波形參數(shù)測量的場合來說就不太準(zhǔn)確了。比如同樣是50MHz 的信號，如果上升沿很陡接近理想方波，其高次諧波能量就比較大；而如果上升沿很緩接近 正弦波，其高次諧波能量就很小。
什么是數(shù)字信號(DigitalSignal)；天津數(shù)字信號測試產(chǎn)品介紹

模擬信號和數(shù)字信號之間的區(qū)別嗎？天津數(shù)字信號測試產(chǎn)品介紹

采用前向時(shí)鐘的總線因?yàn)橛袑ｉT的時(shí)鐘通路，不需要再對數(shù)據(jù)進(jìn)行編解碼，所以總線效率一般都比較高。還有一個(gè)優(yōu)點(diǎn)是線路噪聲和抖動(dòng)對于時(shí)鐘和數(shù)據(jù)線的影響基本是一樣的(因?yàn)樽呔€通常都在一起),所以對系統(tǒng)的影響可以消除到小。

嵌入式時(shí)鐘的電路對于線路上的高頻抖動(dòng)非常敏感，而采用前向時(shí)鐘的電路對高頻抖動(dòng)的敏感度就相對小得多。前向時(shí)鐘總線典型的數(shù)據(jù)速率在500Mbps～12Gbps.

在前向時(shí)鐘的拓?fù)淇偩€中，時(shí)鐘速率通常是數(shù)據(jù)速率的一半(也有采用1/4速率、1/10或其他速率的),數(shù)據(jù)在上下邊沿都采樣，也就是通常所說的DDR方式。使用DDR采樣的好處是時(shí)鐘線和數(shù)據(jù)線在設(shè)計(jì)上需要的帶寬是一樣的，任何設(shè)計(jì)上的局限性(比如傳輸線的衰減特性)對于時(shí)鐘和數(shù)據(jù)線的影響是一樣的。

前向時(shí)鐘在一些關(guān)注效率、實(shí)時(shí)性，同時(shí)需要高吞吐量的總線上應(yīng)用比較，比如DDR總線、GDDR總線、HDMI總線、Intel公司CPU互連的QPI/UPI總線等。 天津數(shù)字信號測試產(chǎn)品介紹